



SRRC システムLSI設計における 形式的手法への期待



安浦寛人


九州大学システムLSI研究センター

2002. 2. 26





システムLSI設計における 形式的手法への期待

1. システムLSIとは？
2. システムLSIの設計の流れ
3. 形式的検証
4. 上流設計と形式的手法
5. システムLSIの経済学
6. Quality, Reliability and Security





システムLSIとは？

- 大規模集積回路 Very Large Scale Integration
 - 1cm²程度のシリコンチップ上に数百万から数億トランジスタを集積
 - 種々の回路を集積
 - デジタル論理回路
 - CPU、演算回路、デジタル信号処理回路、インタフェース回路
 - メモリ回路
 - RAM、ROM、フラッシュメモリ
 - アナログ回路
 - オペアンプ、A・D変換、D・A変換、PLL、入出力回路
 - センサー
 - CCD、フォトダイオード、ガスセンサ



システムLSIの構成







システムLSIの応用分野


- パソコン／ワークステーション／大型計算機／スーパーコンピュータ
- ファミコン／ゲーム機／玩具
- コピー機／プリンタ／電卓／携帯情報機器
- 携帯電話／留守番電話／ファックス
- カメラ／ビデオ／オーディオ／テレビ
- 家電製品 (洗濯機, 炊飯器, 掃除機. . .)
- 自動販売機／自動改札機／自動預金支払機／ロボット
- 自動車／電車／飛行機／船／スペースシャトル
- 役所, 会社, 駅, 航空会社などのシステム, インターネット
- 電子マネー／電子投票／通信・エネルギーシステム

情報技術と社会




プロセス技術の今後の進歩






部品からシステムへ




2002.2.26

九州大学システムLSI研究センター




システムLSI設計における 形式的手法への期待



1. システムLSIとは？
2. システムLSIの設計の流れ
3. 形式的検証
4. 上流設計と形式的手法
5. システムLSIの経済学
6. Quality, Reliability and Security



トランジスタの構造




MOSトランジスタ



CMOS論理回路


CMOSを使った足し算回路



入力			出力	
X	Y	Cin	Cout	Sum
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1




LSIの設計図




2002.2.26

九州大学システムLSI研究センター




デジタルLSIの設計フロー



2002.2.26

チップ
九州大学システムLSI研究センター



2002.2.26

アーキテクチャ設計



---KUE-CHIP2 RTL Description in VHDL Version 0.30 1997/Jul./07

--- Copyright 1997 ASTEM RI Written by H. Kanbara

library IEEE;

use IEEE.std_logic_1164.all;

use IEEE.std_logic_unsigned.all;

use WORK.pkg_kue2.all;

entity kue_chip2 is

port(CLOCK_p : in std_logic;

RESET_p : in std_logic;

DBL_p : in std_logic_vector(7 downto 0);

SP_p : in std_logic;

SL_p : in std_logic;

SS_p : in std_logic;

SET_p : in std_logic;

ADR_INC_p : in std_logic;

ADR_DEC_p : in std_logic;

OBS_SEL_p : in std_logic_vector(3 downto 0);

IBUF_FLG_IN_p : in std_logic;

OBUF_FLG_IN_p : in std_logic;

OP_p : out std_logic;

PHASE_p : out std_logic_vector(4 downto 0);

AB_p : out std_logic_vector(8 downto 0);

OB_p : out std_logic_vector(7 downto 0);

DBO_p : out std_logic_vector(7 downto 0);

MEM_OB_p : out std_logic;

MEM_RE_p : out std_logic;

MEM_WE_p : out std_logic;

IBUF_FLG_CLR_p : out std_logic;

IBUF_RE_p : out std_logic;


PANEL_RE_p : out std_logic;

2002.09.26 ~~2002.09.26~~ 九州大学システムLSI研究センター

);


end kue_chip2.

VHDL記述




2002.2.26

論理合成





2002.2.26

動作の検証




NANDゲートの設計






2002.2.26

九州大学システムLSI研究センター




システムLSI設計における 形式的手法への期待

1. システムLSIとは？
2. システムLSIの設計の流れ
3. **形式の検証**
4. 仕様設計と形式的手法
5. システムLSIの経済学
6. Quality, Reliability and Security




仕様


設計の検証



論理検証

- 仕様・アーキテクチャ設計・RTL設計と論理設計結果 (ネットリスト) の等価性を確認する。
- シミュレーションと形式的検証






2002.2.26

シミュレーション

形式的論理検証



入力定義域の任意の入力 x に対して回路は $f(x)$ を計算するか？


組合わせ回路：論理関数 $f: \{0,1\}^n \rightarrow \{0,1\}^m$

順序回路：系列の変換 $f: \Sigma^n \rightarrow \Gamma^n$

論理関数の検証手法

- シンボリックシミュレーション
- データ構造：BDD (Binary Decision Diagram)
 - コンパクトな表現
 - 演算の容易さ
 - 等価性判定の容易さ
 - 変数順を固定すれば簡約形は一意


$$\overline{\overline{X} Y Z + X Y Z}$$




Design Rule Check

3. デザインルール (2)

- 製造段階での加工精度の揺らぎに対するマージンの確保
- マスタデータの中に設計ルール違反がないかを検証する。
- 図形処理



*ルールは、演算式によってリサイズされます。





Design Rule Checkの現状

- 階層的設計
 - 各ブロック単位でチェックしておけば、そのブロックを用いた上位の設計ではブロック内のチェックは不要
- 現実
 - 設計の最終段階ですべての階層を展開して全体のチェックを行う。数時間から数十時間かけてDRCを行っている。

LVS (Layout v.s. Schematic)


- ネットリスト通りレイアウトがなされているかをチェックする





LVSの必要性


- 自動レイアウトツールのバグ
 - アルゴリズムやプログラムのミス
 - 階層間の接続の不具合
 - 数値計算上の誤差
- データのバージョン管理の不備
 - 部分変更への対応



性能の検証

- 同期式回路における時間軸方向の検証
 - 実現すべき機能を与えられたクロック周期内で計算できるか？
- 論理検証→遅延検証
- LVS→回路パラメータ抽出、回路シミュレーション（主にライブラリ開発で行う。）

回路の遅延ばらつき




Source: H. Matsunaga et. al., 55th IPSJ Annual Convention (1)

直列接続の遅延ばらつき

Delay distribution
for a *combinational circuit*


Delay distribution
for a *core*



並列接続の遅延ばらつき


- N combinational circuits of a core are chained **in parallel**, and they obey the same delay distribution $D(t)$. Also, an estimated delay T_c is assumed to be given for a single combinational circuit C . Then, the delay probability of the core is approximated as

$$1 - N \int_0^{T_c} D(t) dt$$




並列接続は過小評価

$$P = 1 - \int_0^T N \int_0^t D(t) dt \int_0^t 1 - P = N \int_0^T D(t) dt$$




(Prob. of violating delay T_c for a core)
 = N (Prob. of violating delay T_c for a com
 b.)




システムLSI設計における 形式的手法への期待

1. システムLSIとは？
2. システムLSIの設計の流れ
3. 形式的検証
4. **上流設計と形式的手法**
5. システムLSIの経済学
6. Quality, Reliability and Security




携帯電話用SOC開発の危機


- ソフトウェアの爆発的增加
 - 3Mステップのソフトウェア(Cベース)
 - インターネット接続
 - Audioサービス, 画像配信
- ソフトウェア開発の生産性
 - C言語で200ステップ/人月 (テストまで含む)
 - 開発人員3000人, 開発費500億円
 - デジタル回路部分は200人程度で1st Cutで動作
 - マルチプロセス, マルチメモリ環境
 - 付加されるソフトウェア要求の急増



携帯電話の組込ソフトウェアの推移

携帯電話の
フラッシュ容量
(Byte)







危機の原因

- システム仕様の流動性
 - PC的なadd on型のソフトウェア構造
 - Consumer Electronicsに求められる自己完結性
- 生産側の技術的未熟さ
 - ソフトウェアエンジニアリングの不在
 - ハードウェアとソフトウェアの同時開発
- 製品寿命と販売量（1年で数千万台）
 - 不良品の回収コストの爆発
 - 利用者の数と利用形態の多様性
 - 6ヶ月の製品寿命


システムLSI設計のフロー




ソフトウェア合成




ハードウェア合成






仕様記述言語

- ✿ VLSIシステム VHDL, Verilog, SpecC, System C
 - ✿ DSP COSSAP,...
 - ✿ 連続系 MATLAB, MATRIX,...
 - ✿ プロトコル SDL-CLOTOS, ESTELLE,...
 - ✿ 同期システム ESTEREL, STATECHART,...
 - ✿ プログラム C++, JAVA, C, FORTRAN,
 - ✿ 高位ソフトウェア VDM, Z, B, FUNNMATH,
- 各分野でそれぞれの言語がある。
表現力, 解析力, 汎用性




何が難しいか？

- モデル (Semantics) と文法 (Syntax)
 $a:=b$; $b:=a$; 同時？逐次？非決定的？
モデルの多様性 (順序機械の定義, 通信モデルの違いなど)
- 時間 (絶対時間) と順序 (因果) 関係 (相対時間)
after 500ns;
after event b ;
- 抽象化と詳細化
命令サイクル, クロックサイクル, 実時間...
- 計算精度
ワード, バイト, ビット, アナログ, . . .



問題点 1


- 仕様をどのように記述するのか？
- 仕様に何を記述するのか？
- 何が仕様なのか？
- 設計制約
 - LSIの物理的制約（性能，規模，電力）
 - 設計時間と設計コスト
 - 既存の規約（通信プロトコル，外部装置）




アーキテクチャの探索

- 部品の選択
 - プロセッサ, メモリ, バスなど
- 動作/変数/チャネルの分割
- バイインデイング/アロケーション
- 結合の決定
- スケジューリング
- 評価

アーキテクチャの探索







HW-SW分割


- 入力：
 - 機能ブロックの集合
 - 基本アーキテクチャ
 - 設計目標と設計制約
- 出力
 - 機能ブロックの実現形態 (HW or SW)

HW-SW分割の概念




HW-SW分割の仕組






システム設計の要素技術

- システムのモデル化
- 検証技術
 - HW-SW コシミュレーション
 - 検証パタンの生成
 - 形式的検証
- 性能評価技術
- 最適化技術




問題点 2

- アーキテクチャ選択とHW/SW分割の順序は？
- 何を固定して，何を設計パラメータとするか？
- 評価関数の選択は？
- 性能を一般的に見積れるか？



ハードウェア合成



2002.2.26


九州大学システムLSI研究センター


ハイレベル合成

```

for i in 1 to 8 loop
  z := x(i) * y(i);
  y(i+1) := a(i) * b(i);
  if k=0 then
    s := z + s;
  else
    s := z + w;
  end loop;
end loop;

```







問題点 3

- ハイレベル合成の信頼性
 - 並列化の難しさ
 - セマンティクスのあいまいさ
 - 少ないユーザー
 - ドメイン毎の開発
- 評価関数とその見積り法
 - 面積, 性能, 消費電力


ソフトウェア合成






基本ソフトウェアの合成

- リターゲッタブルコンパイラ
 - CPU, DSP, 専用プロセッサ
 - GCC, Mimola, Valen-C, SUIF, ...
 - OSの合成
- 汎用計算機と異なる条件
- アドレスカウンタの自動インクリメント





組み込みシステムのコンパイル技術

- プログラムはROMの固定される。
- プログラムの実行状況が予測しやすい。
- コンパイルに論理合成やレイアウト合成と同じ程度の最適化努力が許される。
- プログラムに対してハードウェアを変更することも出来る。



コンパイラによるシステム最適化






問題点 4

- プロセッサの形式的定義
- 言語の形式的定義
- コンパイラの検証
- OSの検証
- 応用プログラムの最適化の正当性



システムLSI設計における 形式的手法への期待

1. システムLSIとは？
2. システムLSIの設計の流れ
3. 形式的検証
4. 上流設計と形式的手法
5. システムLSIの経済学
6. Quality, Reliability and Security



集積回路のチップコスト

$$\text{COSTchip} = (\text{COSTdesign} + m \text{COSTmask}) / \text{Ngood} \\ + \text{COSTfab} / (Y \text{Nwefer}) + \text{TESTchip} \\ + \text{Pack} + \text{IP}$$

COSTchip : 1チップあたりのコスト Nwefer : 1ウエハ上のチップ数

COSTdesign : 設計費(HW+SW) TESTchip : 1チップあたりのテスト費

COSTmask : マスク1枚の価格 m : 新たに必要となるマスクの数

Ngood : 良品の数 Pack : パッケージのコスト


COSTfab : 1ウエハあたりの製造コスト Y : 歩留まり (良品率)

IP : 購入IPコスト(HW+SW)

$$Y = (1 - q) \text{Achip}$$


$$\text{Nwefer} = \text{Awefer} / \text{Achip}$$

$$\text{TESTchip} = \text{TESTdesign} / \text{Ngood} + V_{\text{T}} \text{Test} / Y$$



チップコストの概算

$$\begin{aligned} \text{COSTchip} = & (\text{COSTdesign} \leftarrow 10^6\text{-}10^9 \text{ (単位円)}) \\ & 20\text{-}50 \\ & + m * \text{COSTmask} \leftarrow 10^5\text{-}10^7 \\ & 10^4\text{-}10^6 \\ & + \text{COSTfab} / (\text{YNwefer}) \leftarrow 10^2\text{-}10^4 \\ & + \text{TESTchip} \leftarrow 10\text{-}10^3 \\ & + \text{Pack} \leftarrow 10\text{-}10^5 + \text{IP} \leftarrow 10\text{-}10^4 \end{aligned}$$



チップコストの例

COSTdesign = 85,000,000円 $m=30$ 枚


COSTmask = 500,000円

COSTfab = 200,000円 $Y = 0.8$

Nwfer = 500個 TESTchip = 80円


Pack = 300円 SW = 100円

COSTchip = 100,000,000 / Ngood + 500 + 100
+ 300 + 100
= 100,000,000 / Ngood + 1000 (円)




市場規模とチップコスト


Chip Cost v.s. # of Products




開発期間の影響



近似モデル








開発期間とチップコスト

$\text{COST}_{\text{chip}} = 100,000,000 / N_{\text{good}} + 1000$ (円)

$T = 100$ 日

$N_0 = 1M$





開発期間と利益

販売価格を 1 3 0 0 円と仮定する.

利益 = Ngood (1300 - COSTchip) (円)

